

Taller de Sistemas Embebidos – 2025 1C – 1er Recuperatorio


RH Apellidos: WOO Nombres: German Leandra
Aciertos (suman): 43 Erros (restan): 5 Nota: 8 (solo)

Favor de indicar en cada punto **una única respuesta**, la que considere **verdadera**.

1. **Sistema Embebido (SE)** es un Sistema electrónico de cómputo, compuesto por:
 - a. Sólo hardware
 - b. Sólo software
 - ☒ c. Hardware y software
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
2. Durante el Diseño/Desarrollo/Depuración de **Software** de un **SE**, nos preocupa:
 - ☒ a. Tanto el determinismo como el tiempo de respuesta del SE
 - b. Sólo el determinismo del SE
 - c. Sólo el tiempo de respuesta del SE
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
3. Los componentes básicos de una **computadora** son:
 - a. Unidad de Entrada
 - b. Unidad Central de Procesamiento (CPU)
 - c. Unidad de Salida
 - ☒ d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
4. State Machine Diagrams (**UML**) o State-Chart Diagrams (**Diagrama de Estados**):
 - a. Representa el comportamiento mediante estados finitos y transiciones entre los mismos
 - b. Se utilizan para modelar el comportamiento dinámico en respuesta al tiempo y a estímulos
 - ☒ c. Los estímulos pueden ser internos o externos
 - ☒ d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
5. Para el Diseño/Desarrollo/Depuración de **Hardware** de **SE**, se recurre a herramientas:
 - a. Con prestaciones de control y análisis, en evolución permanente
 - b. Para sistematizar o mejoran la velocidad/precisión de los procesos/subprocesos requeridos
 - c. Herramientas Informáticas: CAE/CAD/CAM
 - ☒ d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
6. En el Diseño/Desarrollo/Depuración de **Software** de **SE**, la **Aplicación** (escutar, procesar, actuar):
 - a. Garantizar comportamiento no comunitario (que algún módulo se apropie de la CPU)
 - b. Es aceptable el código bloqueante
 - ☒ c. Los módulos se "comunican / sincronizan" mediante: Flags o Variables o Colas
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
7. ¿Qué es **Git**?
 - a. Es un sistema de desarrollo, que usaremos para desarrollar/depurar software
 - ☒ b. Es un sistema de gestión de código fuente y control de versiones distribuido
 - c. Es un servicio de alojamiento (hosting) para repositorios
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
8. En una **arquitectura** de computadora, la conexión interna se realiza a través de **bus/buses**
 - a. Sólo el bus de **direcciones**
 - b. Sólo el bus de **direcciones** y bus de **datos**
 - ☒ c. El bus de **direcciones**, el bus de **datos** y el bus de **control**
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)

+8 - 0

9. ARM's Cortex-M que constituye la base de muchos Micros del mercado actual, es:
- ☒ a. Un microcontrolador
 - ☒ b. Un microprocesador
 - c. Un microcomputador
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
-
10. Cuando un ingeniero tiene que diseñar una nueva solución SoC, primero genera un prototipo:
- a. Que permite verificar la funcionalidad del dispositivo esperado
 - b. Al que se denomina producto mínimo vital (MVP)
 - ☒ c. Partiendo de un kit de desarrollo de software (SDK), puede resultar muy útil (recomendable)
 - ☒ d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
-
11. ¿Cuál no es una de las unidades dentro de un procesador?
- a. La interfaz SPI/I2C
 - b. La unidad que las ejecuta es la unidad aritmética y lógica (ALU) & Barrel Shifter
 - c. La unidad decodificadora de instrucción y Control
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
-
12. Un mejor enfoque de la Unidad de Control, es hacer lo que se llama pipelining, por cada clock:
- a. Se carga, decodifica y ejecuta, instrucción por instrucción
 - ☒ b. Se carga una instrucción, decodifica y ejecuta la anterior
 - ☒ c. Se carga una instrucción, decodifica la anterior y ejecuta la anterior a la anterior
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
-
13. Para transferir instrucciones/datos dentro y fuera del procesador, se requiere de buses:
- ☒ a. von Newman, instrucciones y datos comparten el mismo par de bus de direcciones y datos
 - b. Harvard, instrucciones y datos comparten el mismo par de bus de direcciones y datos
 - c. von Newman es más potente en términos de eficiencia informática que Harvard
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
-
14. En un procesador ARM's Cortex-M, la palabra de datos es de:
- a. 8 bits
 - b. 8 bits o 16 bits
 - ☒ c. 16 bits o 32 bits
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
-
15. Los tipos de memorias disponibles según su capacidad de retener o no datos son:
- a. ROM/PROM/EPROM/OTP EPROM no volátiles
 - b. EEPROM/FLASH/FRAM/MRAM no volátiles
 - ☒ c. SRAM/SSRAM volátiles
 - ☒ d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
-
16. Cortex-M0 y Cortex-M0+ ofrecen:
- a. Un rendimiento mayor que otros Cortex-M
 - ☒ b. El consumo de energía más bajo de la familia Cortex-M
 - c. El conjunto de instrucciones grande de Cortex-M
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
-
17. Los diagramas de estado de Harel, introducen un enfoque:
- ☒ a. Modular, jerárquico y bien estructurado
 - b. Sin estados compuestos, ni ortogonalidad (paralelismo)
 - c. Sin comunicación (s/sincronización)
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
-
18. Los diagramas de estado de Harel, sus elementos son:
- a. Las regiones p/ expresar la ortogonalidad: diferentes máquinas se pueden ejecutar en paralelo
 - b. Los eventos p/ lograr una comunicación en broadcast (describir comportamientos complejos)
 - ☒ c. Las guardas, para validar un evento sólo si se cumple una condición determinada
 - ☒ d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
-



19. Para el diagrama de estado de **Harel** de la figura, al recibir la siguiente secuencia de entradas:

Indicar por qué **estados** evolucionará el diagrama, al recibir la secuencia de **eventos**:

a. Reset	=>	Automatic Mode	/	Motion Detected Mode	/	Idle
b. .motion	=>	Automatic Mode	/	Motion Detected Mode	/	Motion Detected
c. .mode_button	=>	Automatic Mode	/	Twilight Detection Mode	/	Idle
d. .bright	=>	Automatic Mode	/	Twilight Detection Mode	/	Idle
e. .motion	=>	Automatic Mode	/	Twilight Detection Mode	/	Idle
f. .dark	=>	Automatic Mode	/	Twilight Detection Mode	/	Twilight Detected
g. .mode_button	=>	Automatic Mode	/	Motion Detected Mode	/	Idle
h. .on_button	=>	Manual Mode	/		/	
i. .motion	=>	Manual Mode	/		/	
j. .on_button	=>	Manual Mode	/		/	
k. .off_button	=>	Automatic Mode	/	Motion Detected Mode	/	Idle
l. .motion	=>	Automatic Mode	/	Motion Detected Mode	/	Motion Detected
m. fin						

20. Para el diagrama de estado de **Harel** de la figura, al recibir la siguiente secuencia de entradas:

Indicar el **valor** de la variable **brightness** del diagrama de estado, al recibir la secuencia de **eventos**:

a. Reset	=>	0
b. .motion	=>	1
c. .mode_button	=>	0
d. .bright	=>	0
e. .motion	=>	0
f. .dark	=>	1
g. .mode_button	=>	0
h. .on_button	=>	1
i. .motion	=>	1
j. .on_button	=>	2
k. .off_button	=>	0
l. .motion	=>	1
m. fin		

21. La conexión interfaces pasivas a pines del **microcontrolador**, se validan mediante cálculo aplicando:
- a. Ley de Coulomb y Faraday-Lenz
 - b. Ley de Ampere y Faraday-Lenz
 - ☒ c. Ley de Ohm y Leyes de Kirchhoff
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
-
22. Conceptos básicos de los **puertos de salida** digital del microcontrolador:
- a. Los niveles lógicos de salida "0 o 1" se logran mediante transistores externos
 - b. Los transistores internos conmutan el pin de salida a entre alimentación o tierra (push-pull)
 - c. Los transistores de salida van en paralelo (push-pull), entre alimentación y tierra
 - ☒ d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
-
23. Conceptos básicos de los **puertos de salida** digital del microcontrolador, conectado a un **LED**:
- a. Titilar un **LED**, equivale al "¡Hola, mundo!" de un programa de PC
 - b. Un **LED** es un diodo que, polarizado en directa no conduce corriente
 - ☒ c. La corriente que circula por el **LED** no afecta el brillo del mismo (cantidad de luz emitida)
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
-
24. Conceptos básicos de los **puertos de salida** digital del microcontrolador, conectado a un FET canal N:
- a. Para componentes que requieren más corriente o tensión que los que pueden manejar el **uC**
 - b. El pin de salida digital del **uC** se conecta al pin gate del **FET canal N**
 - ☒ c. El pin drain del **FET canal N** se conecta a alimentación (vía carga) y el pin source a tierra
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
-
25. Conceptos básicos de los **puertos de entrada** digital del microcontrolador, conectado a un **pulsador**:
- a. Los pulsadores de contacto cambian de estado de forma limpia, no rebotan (not bounce)
 - ☒ b. El rebote mecánico (vibran) del pulsador de contacto puede durar algunas decenas de ms
 - c. Podemos filtrar dicho rebote sólo por software, con un algoritmo anti-rebote (debounce)
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
-
26. El diagrama de bloque de **STM32FXXXYY**, usado en la placa **NUCLEO-FXXXZZ (SDK)**, **GPIO**:
- ☒ a. Este bus **AHB2** transfiere datos digitales internamente a una velocidad de hasta 1000 Mbps
 - b. El módulo HAL más complejo es **HAL_GPIO**
 - c. Cuenta que hay 1 banco de puertos **GPIO** conectados a **AHB2**
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
-
27. El diagrama de bloque de **STM32FXXXYY**, **HAL_GPIO** Module, controlador de **entrada** (opciones):
- a. Alternate function: Schmitt trigger output interno al MCU (**no válida**)
 - ☒ b. Analog: Bypasses the Schmitt trigger (**válida**)
 - c. Read: salida de una de las líneas de registro de lectura asociadas (**no válida**)
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
-
28. El diagrama de bloque de **STM32FXXXYY**, **HAL_GPIO** Module, controlador de **entrada/salida**:
- a. El método **HAL_GPIO_TogglePin()** fuerza a bajo el nivel de un pin de **GPIO**
 - ☒ b. El método **HAL_GPIO_ReadPin()** fuerza a alto el nivel de un pin de **GPIO**
 - ☒ c. La HAL se basa en la estructura **C GPIO_InitStruct** para configurar cualquier pin de **GPIO**
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
-
29. El diagrama de bloque de **STM32FXXXYY**, usado en la placa **NUCLEO-FXXXZZ (SDK)**, **Interrupciones**:
- a. No las utilizan los canales de comunicación de datos
 - ☒ b. No las utilizan los procesos de acceso directo a la memoria (DMA)
 - ☒ c. Desde una perspectiva de alto nivel, es un proceso que detiene la ejecución de un programa
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
-
30. El diagrama de bloque de **STM32FXXXYY**, usado en la placa **NUCLEO-FXXXZZ (SDK)**, **interrupciones**:
- a. El procesador **ARM's Cortex-M** contiene un dispositivo de hardware llamado **GIC**
 - ☒ b. El procesador **ARM's Cortex-M** contiene un dispositivo de hardware llamado **NVIC**
 - c. El propósito del **GIC/NVIC** es gestionar acceso directo a memoria
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)

31. El diagrama de bloque de **STM32FXXXYY**, usado en la placa **NUCLEO-FXXXZZ (SDK)**, **NVIC**:
- a. Puede gestionar hasta 128 canales de interrupción, 120 internos/externos, 8 internos
 - ☒ b. Puede gestionar hasta 256 canales de interrupción, 240 internos/externos, 16 internos
 - c. Puede gestionar hasta 512 canales de interrupción, 480 internos/externos, 32 internos
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
-
32. El diagrama de bloque de **STM32FXXXYY**, **NVIC**, es condición previa a generación de una **IRQ**, que:
- ☒ a. El dispositivo de interrupción debe estar armado (el bit de activación debe estar activado)
 - b. La prioridad de interrupción debe ser menor que el de la interrupción actualmente atendida
 - c. Las interrupciones globales deben estar deshabilitadas
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
-
33. El diagrama de bloque de **STM32FXXXYY**, **NVIC**, es **evento** posterior al reconocimiento de una **IRQ**:
- a. Se abortará la instrucción que se está ejecutando actualmente
 - b. El contenido de 16 registros se almacenará en la pila
 - c. La NVIC interactúa automáticamente con la MCU usando firmware almacenado dentro de ella
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
-
34. El diagrama de bloque de **STM32FXXXYY**, usado en la placa **NUCLEO-FXXXZZ (SDK)**, **Timers**:
- a. Es un contador de funcionamiento libre que cuenta los pulsos de una fuente de reloj
 - b. El reloj maestro funciona a una velocidad rápida, por lo que debe dividirse mediante hardware
 - c. Pueden contar o acumular conteos hasta que desborden (la cantidad de bits de cuenta)
 - ☒ d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
-
35. El diagrama de bloque de **STM32FXXXYY**, **Timers**, existen 5 categorías de **timers STM**:
- a. Básico: Timer simple de 16 bits (con manejo de pines de entrada y salida)
 - b. Propósito general (GP): Timers de 16 o 32 bits (sin manejo de pines de entrada y salida)
 - c. Avanzado: Todas las características del timer de propósito general (GP)
 - ☒ d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
-
36. El diagrama de bloque de **STM32FXXXYY**, usado en la placa **NUCLEO-FXXXZZ (SDK)**, **ADC**:
- a. El proceso de conversión el SAR diverge lentamente del valor final
 - ☒ b. Un ADC de 12 bits requeriría 12 comparaciones
 - c. Las operaciones del módulo SAR LOGIC requieren instrucciones de la MCU
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
-
37. El diagrama de bloque de **STM32FXXXYY**, **ADC**, se puede controlar por uno/más métodos:
- ☒ a. Por encuesta (Polling) o por interrupción (Interrupt) o por Acceso Directo a Memoria (DMA)
 - b. Sólo por encuesta (Polling) o por interrupción (Interrupt)
 - c. Sólo por encuesta (Polling)
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
-
38. El diagrama de bloque de **STM32FXXXYY**, usado en la placa **NUCLEO-FXXXZZ (SDK)**, **Timer PWM**:
- a. La generación de señal es simple e implica el uso de dos timers en modo de conteo ascendente
 - ☒ b. Cuando el conteo alcanza un valor, se genera un evento que depende del modo del timer
 - c. Cada timer GP tiene 2 registros de captura de comparación (CCRx), que almacenan un número
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
-
39. El diagrama de bloque de **STM32FXXXYY**, usado en la placa **NUCLEO-FXXXZZ (SDK)**, **SPI**:
- a. Es de las interfaces de comunicación del tipo "Inter System Protocol"
 - ☒ b. Es de las interfaces de comunicación del tipo "asincrónica"
 - ☒ c. Es de las interfaces que ayuda a reducir la cantidad de **GPIO** digitales del microcontrolador
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
-
40. El diagrama de bloque de **STM32FXXXYY**, usado en la placa **NUCLEO-FXXXZZ (SDK)**, **SPI**:
- ☒ a. Datos transmitidos entre el nodo principal y el subnodo se sincronizan con el **reloj** del principal
 - b. Los dispositivos **SPI** son para frecuencias de reloj menores que las interfaces **I2C**
 - c. La conexión de líneas entre el nodo principal y el subnodo es: **MOSI => SDO**
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
-

+8 -1

41. El diagrama de bloque de **STM32FXXXYY**, usado en la placa **NUCLEO-FXXXZZ (SDK)**, **I2C**:
- ☒ a. Es de las interfaces de comunicación del tipo "Intra System Protocol"
 - b. Es de las interfaces de comunicación para conectar **sólo dos** dispositivos diferentes
 - c. Es de las interfaces de comunicación del tipo "asincrónica"
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
-
42. El diagrama de bloque de **STM32FXXXYY**, usado en la placa **NUCLEO-FXXXZZ (SDK)**, **I2C**:
- a. Los bits se registran en los flancos ascendentes de la señal **SCL**
 - ☒ b. El protocolo permite conectar dispositivos de **menor velocidad** al microcontrolador
 - c. La señal de reloj siempre está controlada por el subnodo
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
-
43. TP0-05 - 3er Proyecto p/placa **NUCLEO-F103RB** (Event Driven System (**EDS**) -...), en la práctica:
- a. task_a, **Blocking** Code, se ejecuta de forma sincrónica (se ejecuta línea por línea)
 - b. task_b, **Non-Blocking** Code, se ejecuta de forma asincrónica (no se ejecuta línea por línea)
 - ☒ c. task_c, **Update by Time** Code, se ejecuta por ocurrencia de ticks
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
-
44. TP0-05 - 3er Proyecto p/placa **NUCLEO-F103RB** (Event Driven System (**EDS**) -...), en la práctica:
- a. **WCET**, Worst-Case Execution Time, se mide en nano Segundos
 - ☒ b. **WCET**, Worst-Case Execution Time, se mide en micro Segundos
 - c. **WCET**, Worst-Case Execution Time, se mide en mili Segundos
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
-
45. TP0-05 - 3er Proyecto p/placa **NUCLEO-F103RB** (Event Driven System (**EDS**) -...), en la práctica:
- a. El método **HAL_SYSTICK_Callback**, inicializa g_task_test_tick_cnt
 - b. El método **HAL_SYSTICK_Callback**, decrementa g_task_test_tick_cnt
 - ☒ c. El método **HAL_SYSTICK_Callback**, incrementa g_task_test_tick_cnt
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
-
46. TP1-01 - **My First Statechart**, en la práctica: al ingresar por primera vez a **Itemis Create Cloud Editor**
- ☒ a. Un **statechart** puede tener **variables** y modificarlas
 - b. Un **evento** se puede condicionar con una guarda que opera como una proposición "OR"
 - c. La **sincronización** entre **statecharts** es mediante el "raise" de un **estado**
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
-
47. TP1-01 - **My First Statechart**, en la práctica: Al ingresar por primera vez a **Itemis Create Cloud Editor**
- a. Un **statechart** debe tener **pseudo estado final**
 - ☒ b. Un **estado compuesto** debe tener **pseudo estado inicial**
 - c. Un **estado compuesto** debe tener **pseudo estado final**
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
-
48. TP1-01 - **My First Statechart**, en la práctica: Al ingresar por primera vez a **Itemis Create Cloud Editor**
- a. Un **statechart** no necesita tener **pseudo estado inicial**
 - b. Una **transición** puede tener un **pseudo estado** choise que opera como una proposición "AND"
 - ☒ c. La **sincronización** entre **statecharts** es mediante el "raise" de un **evento**
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
-
49. TP2-01 - 4to Proyecto p/placa **NUCLEO-F103RB** (**Sensor Statechart**) (1 sensor), en la práctica:
- a. Cada sensor produce dos **eventos** de la máquina de estado
 - b. Cada estado produce dos "case" en el "switch" de la máquina de estado
 - c. Cada evento produce dos "if" en el "case" del estado al que afecta/excita
 - ☒ d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
-
50. TP2-01 - 4to Proyecto p/placa **NUCLEO-F103RB** (**Sensor Statechart**) (**N** sensor), en la práctica:
- a. Los arrays de **estructuras** de configuración (**cfg**) y datos (**dta**), son de **N-1** elementos c/u
 - b. Los arrays de **estructuras** de configuración (**cfg**) y datos (**dta**), son de **N+1** elementos c/u
 - ☒ c. Los arrays de **estructuras** de configuración (**cfg**) y datos (**dta**), son de **N** elementos c/u
 - d. Ninguna de las anteriores o Todas las anteriores (lo que aplique al caso)
-